Offres de Thèses, Stages et Post-docs

nombre d'offres : 1

Stratégie d’intégration de mémoire non volatile de type « crosspoint » dans la hiérarchie de caches d’une architecture de processeur multicoeur

Mail Sélection

Date de début : 1 octobre 2017

Offre n° SL-DRT-17-0689

Cette thèse porte sur l’utilisation de mémoire non volatile dans les caches des processeurs multicoeurs. Il s’agit de proposer une stratégie innovante d’intégration et de gestion de ce type de mémoire dans la hiérarchie de caches pour améliorer les performances et l’efficacité énergétique des circuits de calcul multicoeurs.

Le débit vers la mémoire externe augmentant moins vite que la puissance de calcul des processeurs multicoeurs, la quantité de cache embarquée sur ces circuits ne cesse de croître, au point de représenter jusqu’à 75% de la surface de la puce. De plus, les caches de dernier niveau, qui représentent la majeure partie de cette surface, sont peu accédés et présentent donc une consommation statique élevée. Les mémoires non volatiles (NVM) permettent de répondre à ces deux problématiques car elles présentent une consommation statique nulle et une densité de stockage plus élevée que la mémoire de type SRAM utilisée normalement dans les caches. Plus récemment, l’émergence des mémoires NVM de type « crosspoint » promet une densité d’intégration encore plus élevée.

L’objectif de cette thèse est de proposer une stratégie au niveau système et micro-architectural d’intégration de mémoire NVM crosspoint dans la hiérarchie de caches d’un circuit multicoeur existant. Ce type de mémoire présente des problématiques de coût d’écriture élevé dont il faut tenir compte pour optimiser les performances, la consommation et la durée de vie de la puce. L’étudiant aura comme but de fournir un modèle RTL d’un cache intégrant de manière innovante une mémoire NVM crosspoint.

L’étudiant doit donc avoir des compétences en architecture des processeurs, en conception RTL et en vérification, ainsi que posséder des compétences minimales en logiciel bas niveau (C, système d’exploitation). Le travail s’organisera en une première phase de bibliographie sur les propositions d’intégration de NVM dans les caches, une réflexion sur les problématiques spécifiques liées à la mémoire crosspoint, une proposition d’idées innovantes pour y répondre, une implémentation de ces idées et une évaluation. La thèse se terminera par l’écriture du manuscrit et la soutenance.

  • Mots clés : Sciences pour l'ingénieur, Informatique et logiciels, DACLE, Leti
  • Laboratoire : DACLE / Leti
  • Code CEA : SL-DRT-17-0689
  • Contact : eric.guthmuller@cea.fr
En naviguant sur notre site, vous acceptez que des cookies soient utilisés pour vous proposer des contenus et services adaptés à vos centres d’intérêts. En savoir plus
X