Circuits hybrides CMOS / spintronique pour le calcul d’optimisation

Publié le : 14 mars 2021

Le sujet proposé s’inscrit dans le contexte de la recherche d’accélérateurs hardware pour la résolution de problèmes d’optimisation NP-difficiles. De tels problèmes, dont la résolution exacte en temps polynomial est hors de portée des machines de Turing déterministes, trouvent des applications dans divers domaines tels que les opérations logistiques, le design de circuits (e.g. placement-routage), le diagnostic médical, la gestion de réseaux intelligents (e.g. smart grid), la stratégie de management etc.

L’approche considérée s’inspire du modèle d’Ising, et repose sur l’évolution de la configuration des états binaires d’un réseau de neurones artificiels. Dans le but d’améliorer la précision du résultat ainsi que la vitesse de convergence, les éléments du réseau peuvent bénéficier d’une source d’aléas intrinsèque ajustable. Des preuves de concept récentes soulignent l’intérêt de matérialiser de tels neurones via la résistance de jonctions superparamagnétiques.

Les objectifs principaux sont la simulation, le dimensionnement puis la fabrication de réseaux d’éléments hybrides associant la circuiterie CMOS à des jonctions tunnel magnétiques. Les véhicules de test seront ensuite caractérisés en vue de démontrer leur fonctionnalité.

Ces travaux s’effectueront dans le cadre d’une collaboration scientifique entre le CEA-Leti et Spintec.

En naviguant sur notre site, vous acceptez que des cookies soient utilisés pour vous proposer des contenus et services adaptés à vos centres d’intérêts. En savoir plus
X