Offres de Thèses, Stages et Post-docs

nombre d'offres : 1

Développement d’une bibliothèque d’interface logicielle/matérielle sur FPGA

Mail Sélection

Offre n° 7614

Aujourd’hui les applications sont de plus en plus complexes et la conception des systèmes électroniques qui doivent supporter leur exécution nécessitent l’utilisation de moyens de simulation et d’émulation de plus en plus avancés. La simulation de ces systèmes à plusieurs rôles dans la conception d’architectures. Elle permet de fournir un support pour le développement des couches applicatives et la validation des applications, mais également de concevoir, dimensionner, évaluer les performances et d’explorer l’espace de conception afin de garantir à haut niveau le fonctionnement des solutions matérielles développées. D’autre part, des solutions d’émulation ou de prototypage matérielles sont aujourd’hui utilisées par les industriels pour valider des circuits numériques de grande complexité. Ces solutions sont des cartes multi-FPGA capables d’émuler des circuits numériques préalablement décrits en VHDL puis synthétisés via les outils de synthèse FPGA. Elles offrent également de nombreuses possibilités de mise au point et d’observation des différents nœuds du circuit au sein même du FPGA.
Le couplage entre ces moyens de simulation et d’émulation nécessite la mise en place d’une interface logicielle/matérielle, appelée transacteur. L’objectif de ce stage consiste à réaliser une bibliothèque de transacteurs, pour les protocoles standards dont l’AXI, le CAN et l’Ethernet. Il faudra pour cela, pour chaque protocole, développer un transacteur matériel en VHDL/Verilog et logiciel en C/C++, et évaluer la performance du transacteur développé sur FPGA. Le candidat commencera par le développement de transacteurs pour le protocole AXI4 (AXI4, AXI4-lite, AXI4-stream), le CAN puis pour l’Ethernet.
Candidat à ce stage, vous êtes en dernière année de formation de deuxième cycle universitaire ou d’école d’ingénieur et disposez d’une bonne connaissance en C/C++, en VHDL et/ou Verilog, en conception FPGA et de l’outil Vivado de Xilinx. Exigeant et investi, vous avez à coeur de proposer des solutions innovantes et de travailler dans un milieu à la pointe de la technologie qui vous permettra de répondre aux enjeux de demain. Le candidat devra être doté d’un bon relationnel et posséder la capacité de travailler en équipe et en autonomie.

  • Mots clés : Systèmes d'information, Systèmes d'information, DACLE, Leti
  • Laboratoire : DACLE / Leti
  • Code CEA : 7614
  • Contact : caaliph.andriamisaina@cea.fr
En naviguant sur notre site, vous acceptez que des cookies soient utilisés pour vous proposer des contenus et services adaptés à vos centres d’intérêts. En savoir plus
X